1

Towards AND/XOR balanced synthesis: Logic circuits rewriting with XOR

Année:
2018
Langue:
english
Fichier:
PDF, 1.26 MB
english, 2018
5

Column-matching based mixed-mode test pattern generator design technique for BIST

Année:
2008
Langue:
english
Fichier:
PDF, 342 KB
english, 2008
10

Techniques for SAT-based constrained test pattern generation

Année:
2013
Langue:
english
Fichier:
PDF, 1.43 MB
english, 2013
11

Medicine and the Law

Année:
1948
Langue:
english
Fichier:
PDF, 212 KB
english, 1948
12

Dual-rail asynchronous logic multi-level implementation

Année:
2014
Langue:
english
Fichier:
PDF, 1.49 MB
english, 2014
13

The influence of implementation type on dependability parameters

Année:
2013
Langue:
english
Fichier:
PDF, 953 KB
english, 2013
28

On don’t cares in test compression

Année:
2014
Langue:
english
Fichier:
PDF, 1.62 MB
english, 2014
38

Error masking method based on the short-duration offline test

Année:
2017
Langue:
english
Fichier:
PDF, 2.03 MB
english, 2017
39

Multi-Level Implementation of Asynchronous Logic Using Two-Level Nodes

Année:
2009
Langue:
english
Fichier:
PDF, 256 KB
english, 2009